第四章

　　1、在分体交叉存储器中为什么实际频宽不随M增大而线性增大？

　　M大-数据总线长-负载重-增加门级数-增加延迟；

　　顺序取指效率可提高M倍，但出现转移效率就会下降。

　　2、段式存储管理的地址转换过程。

　　程序号、段号、段内偏移量

　　1）由程序号找到相应的段表基址寄存器，查到段表始址和段表长度。

　　2）检查是否越界，正常转3

　　3）由段表始址和段号找到装入位等相应表项

　　4）装入位为1转5，否则产生缺页中断

　　5）主存地址+段内偏移=物理地址

　　3、段页式存储管理的地址转换过程

　　用户标志、段号、页号、页内偏移

　　1）用户标志-段基址寄存器

　　2）检查是否越界

　　3）找到段表中表项

　　4）检查装入位，段长

　　5）找到页表中表项

　　6）检查装入位

　　7）实页号+页内偏移=有效地址

　　4、段式存储管理优缺点

　　优点：并行编程，缩短时间；相对独立，易于维护；实现虚拟存储；便于共享和分段保护。

　　缺点：主存利用率低；降低了访寸速度；空闲区管理复杂；查表速度慢。

　　5、分页方式的优缺点

　　优点：表项短，减少访表时间；零头少；速度快。

　　缺点：强制分页，不利于存储保护和扩充；有效地址生成慢。

　　6、段页式管理的优缺点

　　优点：具有段式、页式优点

　　缺点：有效地址形成慢。

　　7、为什么要发展存储体系

　　单一工艺的存储器件不能同时满足容量、速度和价格的要求；并行主存系统效果有限。所以必须使用由多种不同工艺存储器组成的存储系统，从系统结构上公斤，发展存储体系。

　　8、页面失效频率算法的思想

　　某个程序的页面失效率过高时就增加它的主存页数，过少时就减少它的主存页数，以提高总的主存利用率。

　　9、主存页面表实现的变形LRU的过程

　　更近更久未使用算法

　　1）建立主存页面表

　　2）用使用位表示是否被访问过，置初值为0

　　3）访问实页，则其使用位置1

　　4）调入页进入占用位为0的实页，将占用位置1

　　5）所有占用位为1，发生缺页时，替换使用位为0的页

　　6）使用位要全1时，强制全置0。

　　10、页式管理中的主存页面表和页表是一张表吗？

　　页表是一个程序一张；主存页面表是整个主存一张。

　　11、比较写回法写直达法

　　写回法：信息只写入CACHE，仅需要替换时才送回主存。节省开销，但增加CACHE复杂性。

　　写直达法：写入CACHE时也写入主存。开销小，简单，但浪费时间。

　　12、CPU-Cache-主存层次，CPU-主存-辅存层次异同。

　　相同点：都需要地址映象表和地址变换机构。

　　不同点：

　　1）前者为缩小CPU主存速度差，后者为扩大主存容量；

　　2）前者硬件后者软影结合实现地址变换；

　　3）前者用页表后者用目录表实现实现地址映象表；

　　4）前者CPU与辅存之间无通路，后者缺页时CPU采用换道办法。

　　13、散列法实现快表的地址变换过程

　　1）A=H（Nv）

　　2）查找Nv时，经同样函数变成A，再找到Nv内容。

　　3）地址变换时先查快表再查慢表

　　14、有Cache时，给出一个主存地址访存过程

　　1）将主存与Cache分成大小相同的块。

　　2）判断要访问的主存地址块号是否在Cache中。

　　3）若在，变换为Cache号，访问Cache。

　　4）若不在，将该信息由主存调入Cache和CPU。

　　5）若Cache已满，则替换Cache信息，修改相应表格。

　　15、比较Cache-主存层次的几种地址变换方式

　　全相联映象和变换。过程：主存分为块号和块内地址；块号同目录表比较；相同则Cache块号和块内地址形成Cache地址；不同则缺块，调块。目录表长：Cache；宽：主存块号+Cache块号。优点：块冲突低，空间利用率更高；缺点：映象表长，查表速度慢。

　　直接映象及变换。过程：区号块号块内地址；主存地址中截取Cache地址；根据块号读出目录表中区号与主存地址区号比较；相等则覆盖否则访主存。目录表长：Cache；宽：主存地址位-Cache地址位。目录表小，成本低速度快，但冲突概率大Cache利用率低。

　　组相映象及变换。区号组号块号内地址；用组号选组；对该组区号+块号全相联比较；找不到失败找到则Cache块号组号块内地址形成Cache地址。目录表长2^ncb，Cache表大小（区号+2块号）位（区号+块号）位参与比较。集中全相联和直接映象的优点弥补它们的缺点，但块冲突>全相联，Cache利用率<全相联，目录表>直接方式。

　　16、什么是堆栈型的替换算法

　　满足n

　　n>=Lt时，Bt（n）=Bt（n+1）

　　n：分配给程序的实页数

　　Bt（n）：t时刻在实页中的页面集合

　　Lt：t时刻处理过的不同的虚页数

　　17、主存实际频宽与模数m的关系是什么？原因？指令流与数据流随机时，主存实际频宽与模数m有什么关系？

　　主存实际频宽随模数增大而增大，但增量会减小。这是因为程序会有转移，数据分布有随机性。完全随机时，大致成平方根关系增大。

　　18、CPU写Cache时，会发生Cache与主存的对应副本内容不一致，如何解决？需增加什么开销？

　　写回法：仅Cache替换时才写回主存。每个Cache块需增加一个修改位的资源开销。

　　写直达法：同时写入Cache和主存，需增加时间开销。

　　19、二级虚拟储存层次的等效访问时间与主辅存访问时间有什么关系？提高存储层次的访问速度，可采取的措施有哪些？

　　主辅存的访问时间为T1和T2，等效访问时间TA=HT1+（1-H）T2，H为主存覆盖率。可采取的措施。

　　TA>>主存访问周期时，可用改进替换算法、增大主存容量等办法来提高H；

　　H很高时，可降低T1；

　　加快地址映象和变换，如采用快慢表，增大快表覆盖率等。

　　20、解释页面失效、页面争用，什么时候同时发生，什么时候不同时发生？

　　虚页不在主存中，会发生页面失效。页面调入主存时，其位置被其它虚页占用，会发生页面争用。分配给程序的内存被全部占用后，会同时发生。反之不同时发生。